＋集成射频带通滤波器设计研究路超李永明（１０００８４）清华大学微电子学研究所（ｅ－ｍａｉｌ：ｌｕｅｈ９９＠ｍａｉｌｓ．ｔｓｉｎｇｈｕａ．ｅｄｕ．ｃｒｌｌｙｍ＠ｄｎｓ．ｉｍｅ．ｔｓｉｒａｇｈｕａｅｄｕ．ｃｎｌ摘要：集成射额带通滤波器作为系统集成的一个重要方面，正在日益引起人们的重视。本文深人分析了采用ＣＭＯＳ工艺集成射频带通滤波器的两种设计思路，给出了典型的基本模块电路。结合其发展趋势探究了两种实现途径的优缺点及所面临的挑战，并提出了相应的解决思路和具体方案。关键词：ＣＭＯＳ工艺平面螺旋电感有源电感射频带通滤波器目前，移动通信的工作频段已经从９００ＭＨｚ延伸到了１８００ＭＨｚ，如此高的工作频率使得一个完整的通信终端通常采用一些分离元器件以获取较高的性价比．比较流行的做法是射频部分由分立器件和ＢｉＣＭＯＳ工艺器件构成．而基带处理部分则采用ＣＭＯＳ工艺，目前个别产品采用由微机械等技术集成的无源器件以缩小体积。但为了最大限度地提高集成度以降低通信终端的功耗和成本，采用廉价的ＣＭＯＳ工艺来完成整个系统无疑是最诱人的解决方案。从另一方面而言．随着ＣＭＯＳ工艺技术的不断进步，在深亚微米工艺条件下，ＭＯＳ管截止频率已经可以达到数十ＧＨｚ量级【１】，平面螺旋电感等技术的发展也为无源器件的集成铺平了道路，ＣＭＯＳ工艺具备了集成高性能通信系统的潜能。基于此，本文将在前人及作者所作研究的基础上，深入探究系统集成中的一个重要课题—用标准ＣＭＯＳ工艺集成射频带通滤波器的设计方法。一．系统要求一个典型的无线接收机射频前端包括射频带通滤波器、低噪声放大器、镜像抑制带通滤渡器、混频器以及相应的本地振荡器等几部分。射频带通滤波器（以下简称ＲＦ－ＢＦ）的主要功能是预滤波以抑制带外噪声，在９００ＭＨｚＧＳＭ移动通信系统中，接收信道带宽是２５ＭＨｚ，这也就意味着带通滤波器的Ｑ值要达到３０左右，这对于传统的滤波器设计提出了一个挑战。对于有源带通滤波器而言．三阶交调点（ⅡＰ３）和噪声指数也是至关重要的参数，它们决定了接收机可检测到的最小信号和其灵敏度，噪声指数应在满足系统要求的同时尽可能的低，以降低对后续模块电路的要求，为了提高对交调的抑制，Ｉ／Ｐ３应尽可能的高，典型值为一１８ｄＢｍ。此外，由于ＢＦ直接与天线相连．因此还应考虑与天线的阻抗匹配，一般情况下可由于通信系统对射频带通滤波器存在如此苛刻的要求，因此在目前使用的系统中，广泛的前提下．尽可能提高集成度，降低成本。目前提出的采用标准ＣＭＯＳ工艺实现ＲＦ－ＢＦ主体的实现方式上。．１．通过片上集成无源器件来实现ＲＦ－ＢＦ电容的集成早已不是问题．随着氧化层厚度的不断降低，ＰＦ量级的电容很易集成（０．３５／２ｍ工艺栅氧化层厚度只有几十埃，单位面积电容可达ｆＦ／ｐｍ２量级）。平面螺旋电感的提出为另一无源器件一电感的集成提供了一条途径。平面螺旋电感是利用标准ＣＭＯＳ工艺・８９２・将天线的输出电阻视为５０Ｑ来设计匹配。二．ＣＭＯＳ集成ＲＦ—ＢＦ的两个途径采用的是ＳＡＷ滤波器和陶瓷滤波器等分立器件。ＣＭＯＳ实现的目标就是在不牺牲系统性能要有两种途径，两种途径的共同点在于它们都是基于无源的ＲＬＣ谐振理论，其区别体现在具’国家重点基础研究专项经费资助（Ｇ２００００３６５０８）中的两层（或多层）金属线来实现电感元件。其中一层用作螺旋式电感线圈，另一层用作中圈的接头引线。采用这种方式集成的ＲＦ－ＢＦ其基本电路形式与无源ＲＬＣ滤波器的原型电路十分类似，设计时根据原型电路中的电感、电容值大小来设计相应的几何尺寸（如螺旋电感线圈的长度、匝数，最内圈尺寸等）。所需额外考虑的是由于平面螺旋电感的寄生效应。平面螺旋电感的等效电路如图１所示。其中各参数含义为：Ｌ。：电感的电感量：Ｒ。：电感的串联电阻；Ｃ。：电感金属层部分重叠的寄生电容；Ｃ。：氧化层寄生电容；Ｃｓｊ：硅衬底对地的寄生电容：Ｒ一硅村底的损耗电阻；。巨韭寻一畦。。畦图ｌ平面螺旋电感等效电路由于互连线厚度十分有限（通常岛“ｍ），因而导致线圈的金属损耗很大．高频时产生趋肤效应则更加恶化。由于线圈紧贴硅衬底，而标准ＣＭＯＳ工艺的硅衬底通常是高掺杂的（电阻率量级为ｏ．０ｌＯｈｍ－ｃｍ），所以高频情形下线圈与硅衬底间的村底耦合十分强烈，衬底损耗由于寄生效应引发的电感损耗．在实际的ＲＦ－ＢＦ中一般需引入Ｑ增强电路，以满足系统对目前广泛采用的Ｑ增强电路其基本原理是采用正反馈电路来形成等效负阻，将它并联在一瓯＝一＿墨丛咝＿ｇｍｌ＋ｇ。２图２负阻电路及其具体实现形式图３中心频率调整电路尽管工艺可以保证电感线圈长度的加工精度，但由于电感模型和计算方法的精度问题，・８９３・很大。尽管引入外加接地屏蔽层可以在一定程度上减小损耗，但这两钟损耗机制的存在仍使得标准ＣＭＯＳ工艺电感的Ｑ值一般小于１０。此外为了把电感值做太一些，线圈的面积要增加，这会导致与衬底间的寄生电容很大，引起电感自谐振频率‰的严重下降，这也不利于电感的高频工作．因此，平面螺旋电感的太小十分有限，一般在几个ｎＨ左右。【２，３］为了降低滤波器品质因数的要求。谐振回路两端，从而部分抵消片上电感的寄生电阻所引发的损耗．如图２所示。其负阻大小近似为【４】：这种差分形式的负阻电路对通过电源线和衬底耦合产生的噪声和干扰不太敏感，偶次谐波失真较小。实际的电感值相对设计值有一定的出入，必须根据测试结果来对设计作相应修正，避免这一修正的办法便是引人中心频率调节电路，在设计时即留出一定的调节裕度。由于电感值调节比较困难，因此中心频率调整一般通过调整谐振电容值来实现。图３是一种常用形式，由其入端看进去的等效电容值为Ｃ。＝（１＋Ａ）Ｃ，，因此通过调整放大器开环增益可以达到改变等效电容值的目的。中心频率调整电路利用Ｍｉｌｌｅｒ效应，电容值不太，占用芯片面积较小，通过合理设计可实现一定范围内的连续调节。为了消除无源滤波器的差损并便于匹配，集成ＲＦ－ＢＦ一般另外附加一个放大输人级（这也为ＢＦ与ＬＮＡ的融合提供了条件），而将ＬＣ谐振回路作为其等效负载。由以上分析可知，采用平面螺旋电感的片上集成ＲＦ－ＢＦ一般结构形式如图４所示，它包括四个部分，其中输入级完成信号的放大和输入匹配，输出级提升驱动负载的能力并完成与下一级的匹配．选频主要由谐振回路来完成，频率与Ｑ调整电路辅助调整中心频率和品质因数。采用这种形式的典型平面螺旋电感滤波器在０．８Ｉ脚工艺下其品质因数可调范围为２—４４，ＨＰ３为一１４ｄＢｍ，功耗为７８ｍＷ［５１。在０．３５脚２微米工艺下，模拟中心频率可达３ＧＨｚ，品质因数在４一ｌｅｏ范围内可调，包括输出缓冲级在内的功耗为３０ｍＷ。图４ＲＦ－ＢＦ结构框图事实上，这种结构不仅是采用平面螺旋电感集成的ＲＦ－ＢＦ的基本形式，我们下面将要介绍的采用另一种集成的ＲＦ－ＢＦ也同样包括这些基本单元。２．利用有源器件模拟无源原型ＲＩＸ：滤波器为了说明这种途径集成ＲＦ－ＢＦ的原理，我们首先来研究一下图５（ａ）所示电路的等效输入阻抗ｚ。将晶体管等效电路带人电路．可计算得：其中Ａ＝竿，丑＝去，ｃ＝学，。＝半，‘ｍ一—ｓＺ＋Ｃ—ｓ＋Ｄ一ｍ＋ＢＥ＝Ｃ圳ｃ邮＋ｃｒＣ“２＋ＣｒＣｔ，ｌ，Ｇ＝ｃ州ｌ＋ｑ，２。从ｚｈ的表达式可以看出ｔ这相当于（ａ）鲢四（ｂ）图５二阶有源电感滤波器及其等效无源原型电路・８９４・图５（ｂ）所示二阶原型滤波器的等效输入阻抗，从而实现了一个有源电感。其中Ｌ：—生，ＤＲ。：旦，。ＤＣ：上，‘Ｒ，：苎：。这种方法的出发点是传统的回旋器原理（或阻抗变Ａ。ＣＡ—Ｂ换原理），所不同的是它结合了晶体管的寄生特性，充分利用了器件的本征零极点．有效抑制了高频相差的负面影响。不过，由于这种结构过于依赖器件的寄生特性，而寄生特性不仅与具体工艺有关．而且没有较为精确的模型，因此，这种方法除了要求设计过程中进行精确的后模拟外，一般还需要在电路中引入调整电路，来实现中心频率和Ｏ值调节。这可以通过控制ＭＯＳ管Ｍ１、Ｍ２的工作电流，改变其跨导来实现。这种方式集成的ＲＦ－ＢＦ中心频率可以很高，在０．５ｊ娩ＣＭＯＳ工艺下，Ｑ值调节范围为１２—３００．中心频率可达近２ＧＨｚ，ＫＰ３为－－３０ｄＢｍ量级，品质因数为３３时功耗只有２４．３ｍｗ【６］。三．优缺点分析很显然，采用平面螺旋电感的ＲＦ－ＢＦ其工作原理相当清晰，由于电感大小基本不涉及晶体管的参数，因此其工作相对稳定，随工艺、工作环境的偏差较小。与有源电感相比，平面螺旋电感的工作电压低．级间阻抗匹配易简化，具有更宽的带宽与线性范围，噪声性能较好。因此就性能和调整难易而言。这种结构的ＲＦ－ＢＦ无疑占有优势。但是，由于标准ＣＭＯＳ工艺的，使得电感的Ｑ值和电感大小都做不到很高，同时电感的建模和优化计算方法也都有待改进，这在一定程度上了它的广泛应用。更为严重的是，平面螺旋电感的尺寸通常很大，ｏ．３５ｐｍＩＺＴ－－＋３ｎｉｌ电感的典型尺寸是０．３×０．３ｍｍ２。此外，这种结构滤波器功耗相对较大。相对而言，采用有源电感的ＲＦ－ＢＦ由于ＭＯＳ管尺寸可以做的很小．因此十分节省芯片面积，成本下降很多。但由于寄生参数本身的不确定性，使得调整设计十分必要．而且由其阻抗表达式也可以看出，其品质因数Ｑ和中心频率很难做到完全调节。另外．由于晶体管跨导随温度等发生漂移，也使得它的特性随工作环境发生变动，甚至需要实时调整，这也为设计增添了难度。由晶体管本身所引入的噪声也使得该结构滤波器噪声性能相对有所恶化，其噪声指数一般在５ｄＢ左右。这种形式的滤波器动态范围也十分有限。采用该原理形成的多为一端接地的电感，这也使其应用受到。很显然，两种实现途径都有其优缺点，就近期而言，平面螺旋电感日趋成熟，尤其是根据测量结果针对某一特定工艺的电感设计可以做得很精确，因此在已经报道的系统中大多采用这种方法。而有源电感因其在集成度和功耗方面的优势也在日益引起人们的重视。但后者的成功实现必须克服寄生电容的非线性、计算精度以及工艺敏感性等不利因素。四．集成ＲＦ—ＢＦ面临的挑战及发展趋势ＲＦ－ＢＦ的集成已成为不可逆转的趋势，就整体而言，笔者认为其实用化将面临以下困难：１．无论是采用哪种方式实现的ＲＦ－ＢＦ，都具有不同程度的随工作环境而发生的漂移，这仅靠一些固定的调节端是远远不够的，必须引入参数采集及反馈控制电路。比如可以采用对温度变化不敏感的电阻来监控ＭＯＳ电流的变化．从而达到检测其跨导变化的目的。此外，也可以采用一个简单的锁相环电路来跟踪调整中心频率的偏移（这可以用在分时复用系统中，在接收通口§不工作时进行调整）。片上自动调节电路的引人在高频情况下依然是一个难・８９５・关。２．随着电源电压的降低，动态范围将进一步减小，这个问题对于有源电感滤波器尤为突出。设计者必须根据系统要求在功耗和动态范围之间作一合理的折衷。３．集成电容的非线性特性。集成电容采用的一般是栅电容和多晶间电容，它们的电压一电容关系都存在不同程度的非线性。解决这一问题的办法之一是采用新的电容结构，比如金属线间（ｉｎｔｅｒｌａｃｅ）电容。４．多种因素之间的折衷设计。最突出的是噪声与功耗的取舍，很显然，对于射频前端而言．这是两个十分重要但又矛盾的参数，其解决方案主要是ＴｈｏｍａｓＨ．Ｌｅｅ等提出的结合噪声和功耗进行输入级尺寸优化设计的思路［７】。前面已经提到．片上集成ＲＦ－ＢＦ通常带有一个有源输入级，这在一方面为与天线进行阻抗匹配提供了条件．另一方面也为与ＬＮＡ（低噪声放大器）的融合提供了条件。目前ＬＮＡ与ＲＦ－ＢＦ融合设计已成为—个趋势。二者的融合将会进一步降低系统成本、减小功耗，并且无需传统设计中ＢＦ与ＬＮＡ之间的匹配设计。采用平面螺旋电感的低噪声带通放大器在０．２４脚ｌＣＭＯＳ工艺下，中心频率可达５ＧＨｚ．噪声指数为４．８ｒｉｂ，带宽为２００ＭＨｚ［８］。五．结论本文介绍了片上集成ＲＦ－ＢＦ的两种主要途径．并结合工艺实现深人分析了它们的优缺点。尽管目前的实现方案依然不够完善，但随着ＣＭＯＳ工艺的进一步发展以及更精确的器件噪声、无源器件模型的出现，高性能、低功耗、低成本的全ＣＭＯＳ通信终端系统将很快投入实用。参考文献：１．ＬａｗｒｅｎｃｅＥ．Ｌ，ａｒｓｏｎ．ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔＴｅｃｈｎｏｌｏｇｙＯｐｔｉｏｎｓｆｏｒＲＦＩＣ’ｓ－－ＰｒｅｓｅｎｔＳｔａｔｕｓａｎｄＦｕｔｕｒｅＤｉｒｅｃｔｉｏｎｓ．ＩＥＥＥＪｏｕｍａｌｏｆＳｏｌｉｄ．ＳｔａｔｅＣｉｒｃＩｌｉ协，ＶｂＬ２２，Ｎｏ．３，Ｍａｒ１９９８：Ｐ３８７—３９９２．Ｃｈｒ；ｓＳｍｌｔｈｈｉｓｌｅｒ，Ｋｉ．ＨｏｎｇＫｉｍ，ＪｏｈｎＣｏｌｖｉｎ，Ｙｏ－ＣｈｎｏｌＨｏｍａｄＫｅａｎｅｔｈ０．ＤｅｓｉｇｎＣｏｎｓｉｄｅｒａｔｉｏｎｓＦｏｒＩｎｔｅｇｒａｔｅｄｌｎｄｕｃｔｏｒｓＩｎＣｏｎｖｏｎｄｏｎＭＣＭＯＳＴｅｃｈｎｏｌｏｇｉｅｓ．Ｓｏｌｉｄ・ＳｔａｔｅＥｌｅｅＷｏｎｉｃｓ、ｂ１．４３，Ｎｏ．５，１９９８：Ｐ６９９・７０４３．ＪｏａｃｈｉｍＮ．Ｂｏｒｇｈａｔ２．Ｄ．ＣＥｄｅｌｓｔｅｉｎ，ＭｅｈｍｅｔＳｏｙｕｅｒ，Ｈ．Ａ．ＡｉｎｓｐａｎａｎｄＫｅｉｉｎＡＪｅｎｋｉｎｓ．ＲＦＣｉｒｃｕｉｔＤｅｓｉｇｎＡｓｐｅｃｔｓｏｆＳｐｉｒａｌＩｎｄｕｃｔｏｒｓｏｎＳｉｌｉｃｏｎ．ⅢＥＥＪｏｎｌ＇ｌｌａｌｏｆＳｏｌｉｄ－ＳｔａｔｅＣｉｒｃＩＩｉｔｓ，Ｖ０１．３３。Ｎｏ．１２。Ｄｃｃ１９９８：Ｐ２０２８・２０３３４ＷｉｌｌｉａｍＢＫｕｈｎ。ＮａｖｅｅｎＡｐｐｌｉｃａｔｉｏｎｓ．Ｉ眦ＴｒａｎｓａｃｔｉｏｎｓＫ．ＹａｎｄｕｒｕｍａｄＡｄａｍＳ．ｗｙｓｚｙⅡ出．Ｑ－ＥｎｈａｎｃｅｄＬＣｂａｎｄｐＥＬＳＳＦｉｌｔｅｒｓｆｏｒＩｎｔｅｇｒａｔｅｄＷｉｒｅｌｅｓｓｏｉｌＭｉｃｒｏｗａｖｅＴｈｅｏｒｙａｎｄＴｅｃｈｎｉｑｕｅｓ．ｖ０１．４６，Ｎｏ．１２，Ｄｅｃ１９９８：Ｐ２５７７・２５８５５Ｃｈａｎｇ．ＹｕｗｕａｎｄＳｈｕｏ－ＹｕａｎＨｓｉａｏ．ＴｈｅＤｅｓｉｇｎｏｆａ３－Ｖ９００ⅧｚＣＭＯＳＢａｎ＠ａｓｓＡｍｐｌｉｆｉｅｒＪｏｕｒｎａｌｏｆＳｏｌｉｄ－ＳｔａｔｅＣｉｒｃｕｉｔｓ，Ｖ０１．３２，Ｎｏ．２，Ｆｅｂ１９９７：Ｐ１５９－１６７６．ＹｕｙｕＣｈａｎｇ．ＪｏｈｎＣｈｏｒｅａＪｒ．ａｎｄＪａｃｋＷｉｆｌｓ．ＴｈｅＤｅｓｉｇｎａｎｄＡｎａｌｙｓｉｓｏｆＡＲＦＣＭＯＳＢａｎｄｒ，ａｓｓＦｉｌＩｅＬＩＳＣＡＳ２０００．ⅡｊＥＥＩｎｔｅｒｎａｔｉｏｎａｌＳｙｍｐｏｓｉｕｍｏｎＣｉｒｃｕｉｔｓａｎｄＳｙｓｔｅｍｓ，Ｍａｙ２８－３１，２０００：Ｐ１１６２５－１１６２８７．ＴｈｏｍａｓＨ．Ｌｅｅ．‘’ＵＮＡＤｅｓｉｇｎ”ｉｎＴｈｅＤｅｓｉｇｎｏｆＣＭＯＳＲａｄｉｏ－－ＦｒｅｑｕｔｍｅｙｉｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔｓ．Ｃａｍｂｒｉｄｇｅ，ＮｅｗＹｏｒｋ：ＣａｍｂｒｉｄｇｎＵｎｉｖｅｒｓｉｔｙＰｒｅｓｓ，１９９８８．ＨｉｒａｄＳａｍａｖａｔｉ．ＨａｍｉＲ．Ｒａｔｅｇｈａｎｄ＇１１１０ｍａｓＨ．Ｌｅｅ．Ａ５－ＧＨｚＣＭＯＳＷ砌ＣＳＳＬＡＮＲｅｃｅｉｖｅｒＦｒｏｎｔＥｎｄ．ＩＥＥＥＪｏｕｍａｌｏｆＳｏｌｉｄ－ＳｔａｔｅＣｄｅｕｉｔｓ．ｖ０１．３５，Ｎｏ．５，Ｍａｙ２０００：Ｐ７６５－７７２－８９６・集成射频带通滤波器设计研究
作者：作者单位：
路超， 李永明
清华大学微电子学研究所
本文链接：http://d.g.wanfangdata.com.cn/Conference_3212719.aspx
